## SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Patent Number:

JP5315869

Publication date:

1993-11-26

Inventor(s):

HIGASHIDA YOSHIO

Applicant(s):

MATSUSHITA ELECTRON CORP

Requested Patent:

□ JP5315869

Application Number: JP19920120247 19920513

Priority Number(s):

IPC Classification:

H03G3/10; H01L27/06

EC Classification:

Equivalents:

#### Abstract

PURPOSE:To reduce an output offset voltage.

CONSTITUTION:One collector of multi-collector transistors (TRs) Q1, Q2 being components of a current source circuit 5 connects to emitters of NPN TRs Q3, Q4 forming an amplifier circuit 6 and each emitter connects to ground via resistors R1, R2. The other collector of the multi-collector TRs Q1, Q2 is connected to one collector of the other TR, then a half of each emitter current flows as each collector current and even when a ratio of the resistance of the resistors R1, R2 has an error due to dispersion in the impurity diffusion for the integrated circuit, no error is caused in the current fed to the amplifier circuit 5 from the current source circuit 6.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-315869

(43)公開日 平成5年(1993)11月26日

(51)Int.Cl.<sup>5</sup>

識別記号

FI

技術表示箇所

H03G 3/10 H01L 27/06 B 7350-5 J

7210-4M

庁内整理番号

H01L 27/06

101 B

審査請求 未請求 請求項の数1(全 7 頁)

(21)出願番号

特願平4-120247

(22)出願日

平成 4年(1992) 5月13日

(71)出願人 000005843

松下電子工業株式会社

大阪府高槻市幸町1番1号

(72)発明者 東田 吉夫

大阪府門真市大字門真1006番地 松下電子

工業株式会社内


(74)代理人 弁理士 小鍜治 明 (外2名)

### (54)【発明の名称】 半導体集積回路装置

#### (57)【要約】

【目的】 出力オフセット電圧を減少させる。

【構成】 増幅回路6を構成するNPNトランジスタQ3、Q4のエミッタに、電流源回路6を構成するマルチコレクタトランジスタQ1、Q2の各一方のコレクタを接続するとともに、それぞれのエミッタを抵抗R1、R2を介して接地した。そして、マルチコレクタトランジスタQ1、Q2の他方のコレクタをそれぞれ相手方の一方のコレクタに接続することで、各コレクタ電流にはそれぞれのエミッタ電流の1/2が流れることになり、抵抗R1、R2の値の比率がそれらを構成するための不純物拡散のばらつきで誤差があったとしても、電流源回路6から増幅回路5に供給される電流に誤差を生じない。



【請求項1】ベースが入力端子1に、コレクタが出力端 子1と第4の抵抗を介して電源端子に、エミッタが第3 の抵抗の一端と第1のトランジスタの1つのコレクタと 第2のトランジスタの1つのコレクタに接続された第3. のトランジスタと、ベースが第2の電圧源を介して接地 点に、コレクタが出力端子2と第5の抵抗を介して電源 端子に、エミッタが前記第3の抵抗の一端と、前記第1 のトランジスタの1つのコレクタと前記第2のトランジ スタの1つのコレクタに接続された第4のトランジスタ 10 R<sub>3</sub>:抵抗R<sub>3</sub>の抵抗値 で構成された増幅回路と、ベースが前記第2のトランジ スタのベースと第1の電圧源を介して接地点に、1つの コレクタが前記第3のトランジスタのエミッタと前記第 3の抵抗の一端と前記第2のトランジスタの1つのコレ クタに、1つのコレクタが前記第4のトランジスタのエ ミッタと前記第3の抵抗の一端と前記第2のトランジス タの一つのコレクタに、エミッタが第1の抵抗を介して 接地点に接続された第1のトランジスタと、ベースが前 記第1のトランジスタのベースと前記第1の電圧源を介 して接地点に、1つのコレクタが前記第3のトランジス 20 タのエミッタと前記第3の抵抗の一端と前記第1のトラ ンジスタの1つのコレクタに、1つのコレクタが前記第 4のトランジスタのエミッタと前記第3の抵抗の一端と 前記第1のトランジスタの一つのコレクタに、エミッタ が第2の抵抗を介して接続された第2のトランジスタで 構成された電流源回路を備えたことを特徴とする半導体 集積回路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、信号を増幅する半導体 30 集積回路装置に関するものである。

[0002]

【従来の技術】以下に従来使用されている、信号を増幅 する半導体集積回路装置の回路構成を図4に、またその・ 構成要素の平面配置を図5にそれぞれ示す。

【0003】この回路装置は、入力端子1と出力端子1 が接続されたトランジスタQ<sub>3</sub>と、電圧源V<sub>1</sub>と出力端子 2が接続されたトランジスタ $Q_4$ と、抵抗 $R_3$ と $R_4$ と $R_5$ からなる増幅回路と、電圧源VIが接続されたトランジ スタQ」とQ,と、抵抗R」とR,からなる電流源回路とか

【0004】以上のように構成された半導体集積回路に ついて、以下その動作を説明する。まず入力端子1のD Cバイアス電圧Vinは、電圧源V2のDCパイアス電圧 に等しいとする。

[0005]

【数1】

$$V_{in} = V_2$$

【0006】 V<sub>2</sub>: 電圧源 V<sub>2</sub>の電圧

この状態で、出力端子1と出力端子2の電圧を計算す

【0007】まず抵抗R3に流れる電流I3は次式で示さ れる。

2

100081

【数2】:

$$I_{3} = \frac{(V_{in} - V_{BE3}) - (V_{2} - V_{BE4})}{R_{3}}$$

[0009]

V<sub>BE3</sub>;トランジスタQ<sub>3</sub>のベース・エミッタ間の電圧 V<sub>BE4</sub>;トランジスタQ₄のベース・エミッタ間の電圧 ここで、トランジスタQ<sub>3</sub>とQ<sub>4</sub>の特性は等しいとすると 以下が含える。

[0010]

【数31

$$V_{BE3} = V_{BE4} = V_{BE(a)}$$

【0011】  $V_{BE(a)}$ ; トランジスタ $Q_3$ と $Q_4$ のベース ・エミッタ間電圧

(数1) と (数3) より I は以下になる。

[0012]

【数4】

$$I_3 = 0$$

【0013】よって、トランジスタQ3に流れる電流Ⅰ c3はトランジスタQ」に流れる電流 I,に等しくなる。

[0014]

【数5】

$$I_{c3} = I_1$$

【0015】また、トランジスタQ4に流れる電流 Ic4 はトランジスタQ₂に流れる電流Ⅰ₂に等しくなる。

[.0 0 1 6]

【数 6 】

$$I_{C4} = I_2$$

【0017】ここで、1、と1,は、次式で求められる。

[0018]

【数7】

$$I_{i} = \frac{V_{i} - V_{BE1}}{R_{i}}$$

[0019]

V <sub>1</sub> ; 電圧源 V <sub>1</sub>の電圧値

R」: 抵抗 R」の抵抗値

V BEI:トランジスタQ Iのベース・エミッタ間の電圧 [0020]

【数8】

$$I_2 = \frac{V_1 - V_{BE2}}{R_2}$$

[0021]

R2:抵抗R2の抵抗值

V<sub>BE2</sub>:トランジスタQ<sub>2</sub>のベース・エミッタ間の電圧 ここで、トランジスタQ」とQ。の特性は等しいとすると 以下が言える。

[0022]

【数9】

$$V_{BE1} = V_{BE2} = V_{BE(b)}$$

【0023】 V<sub>BE(b)</sub>: トランジスタQ<sub>1</sub>とQ<sub>2</sub>のベース ・エミッタ間の電圧

(数9)を(数7)と(数8)に代入すると以下にな

[0024]

【数10】

$$I_{1} = \frac{V_{1} - V_{BE(b)}}{R_{1}}$$

[0025]

【数11】

$$I_2 = \frac{V_1 - V_{BE(b)}}{R_2}$$

【0026】通常、 $R_1$ と $R_2$ は、回路のオフセット電圧 を発生させないために、等しく作られるが、拡散工程の 20 バラツキで、相対比を合せるにも限界が有る。

【0027】今、R1とR2に以下の関係が成り立つとす

$$V_{01} = V_{cc} - R \cdot I_1 = V_{cc} - \frac{R}{R_1} (V_1 - V_{BE(b)})$$

10

【0035】 V<sub>cc</sub>; 電源電圧

また、出力端子2の電圧V<sub>02</sub>は次式で表わせる。

$$V_{02} = V_{cc} - R \cdot I_{2} = V_{cc} - \frac{R}{K \cdot R_{\perp}} (V_{1} - V_{BE(b)})$$

【0037】従って出力のオフセット電圧を ΔVとする 30 【0038】

$$\Delta V = V_{01} - V_{02} = \frac{R}{R_1}$$

[0039]

【発明が解決しようとする課題】上述の従来例において は、電流源を構成する抵抗R1と抵抗R2に、拡散工程で のパラツキが発生した場合には、出力端子1と出力端子 2との間にオフセット電圧が発生してしまい、回路の信 頼性を悪化させる要因となっていた。

【0040】本発明は、このオフセット電圧の発生を減 40 少させられる半導体集積回路装置の提供を目的とするも のである。

[0041]

【課題を解決するための手段】この目的を達成するため に本発明の半導体集積回路装置は、電流源回路を構成し ているトランジスタにマルチコレクタのトランジスタを 使用したものである。

[0042]

【作用】この構成によれば、従来の半導体集積回路装置 と比べると、電流値を決定している抵抗に相対バラツキ 50 [0028]

【数12】

$$R_2 = K \cdot R_1$$

【0029】K;正の定数

(数12)を(数11)へ代入すると以下になる。

[0030]

【数13】

$$I_2 = \frac{V_1 - V_{BE(b)}}{K \cdot R_1}$$

【0031】ここで、抵抗R<sub>4</sub>と抵抗R<sub>5</sub>に以下が成り立 つとする。

[0032]

【数14】

$$R_4 = R_5 = R$$

[0033]

R4;抵抗R4の抵抗値

R<sub>5</sub>;抵抗R<sub>5</sub>の抵抗値

R;抵抗值

以上より出力端子1の電圧Volは次式で表わせる。

[0034]

【数15】

$$\frac{R}{K \cdot R} \quad (V_1 - V_{BE(b)})$$

$$\Delta V = V_{01} - V_{02} = \frac{R}{R_1} (V_1 - V_{BE(b)}) (\frac{1}{K} - 1)$$

が発生しても、出力のオフセットを減少できる。

【実施例】以下本発明の半導体集積回路装置の一実施例 について、図1の回路図、図2の平面構造図、図3の要 部断面図を参照しながら説明する。

【0044】この装置の回路は、図1に示すように入力 端子1と出力端子1が接続されたトランジスタQ,と、 電圧源V<sub>2</sub>と出力端子2が接続されたトランジスタQ <sub>2</sub>と、抵抗R<sub>3</sub>とR<sub>4</sub>とR<sub>5</sub>から構成される増幅回路と、電 圧源V<sub>1</sub>が接続された、マルチコレクタのトランジスタ Q<sub>1</sub>とQ<sub>2</sub>と抵抗R<sub>1</sub>とR<sub>2</sub>から構成される電流源回路から 構成される。

【0045】以上のように構成された本実施例の半導体 集積回路装置について以下その動作を説明する。

【0046】まず入力端子1のDCバイアス電圧V inは、電圧源 V2の DCバイアス電圧に等しいとする。 [0047]

5

【数18】

$$V_{in} = V_2$$

【0048】 V2; 電圧源 V2の電圧

この状態で、出力端子 1 と出力端子 2 の電圧差を計算する。

【 0 0 4 9 】まず抵抗 R <sub>3</sub>に流れる電流 I <sub>3</sub>は次式で示さ n. 3 .

[0050]

【数19】

$$I_{3} = \frac{(V_{in} - V_{BE3}) - (V_{2} - V_{BE4})}{R_{3}}$$

[0051]

R<sub>3</sub>;抵抗R<sub>3</sub>の抵抗値

 $V_{BE3}$ : トランジスタ $Q_3$ のベース・エミッタ間の電圧  $V_{BE4}$ : トランジスタ $Q_4$ のベース・エミッタ間の電圧 ここで、トランジスタ $Q_3$ と $Q_4$ の特性は等しいとすると以下が言える。

[0052]

【数20】

$$V_{BE3} = V_{BE4} = V_{BE(a)}$$

【 0 0 5 3 】 V<sub>BE(a)</sub>: トランジスタ Q <sub>3</sub>と Q <sub>4</sub>のベース ・エミッタ間電圧

(数18) と (数20) より 13は以下になる。

[0054]

【数21】

$$I_3 = 0$$

【0055】よって、トランジスタ $Q_3$ のコレクタに流れる電流  $I_{c3}$ は、トランジスタ $Q_1$ のコレクタ電流  $I_{c11}$ とトランジスタ $Q_2$ のコレクタ電流  $I_{c21}$ の合計となる。

[0056]

【数22】

$$I_{c3} = I_{c11} + I_{c21}$$

[0057]

Ic3:トランジスタQ3のコレクタ電流

I c11: トランジスタQ1の一方のコレクタの電流

I<sub>c21</sub>;トランジスタQ<sub>2</sub>の一方のコレクタの電流

また、トランジスタ $Q_4$ のコレクタに流れる電流  $I_{C4}$ は、トランジスタ $Q_1$ のコレクタ電流  $I_{C12}$ とトランジスタ $Q_2$ のコレクタ電流  $I_{C22}$ の合計となる。

[0058]

【数23】

$$I_{c4} = I_{c12} + I_{c22}$$

[0059]

Ic4:トランジスタQ4のコレクタ電流

I<sub>c12</sub>:トランジスタQ<sub>1</sub>の一方のコレクタの電流

I<sub>c22</sub>:トランジスタQ<sub>2</sub>の一方のコレクタの電流

ここで、 I<sub>C11</sub>と I<sub>C12</sub>、 I<sub>C21</sub>と I<sub>C22</sub>は、以下と含え

る。

[0060]

6

【数24】

$$I_{c_{11}} = I_{c_{12}} = I_{c_1}$$

【0061】 I<sub>c1</sub>: トランジスタQ<sub>1</sub>の1つのコレクタ

[0062]

【数25】

$$I_{c21} = I_{c22} = I_{c2}$$

【0063】 I <sub>c2</sub>:トランジスタQ<sub>2</sub>の1つのコレクタ の電流

0 (数24), (数25)より(数22), (数23)は 次式となる。

[0064]

【数26】

$$I_{c3} = \dot{I}_{c1} + I_{c2}$$

[0065]

【数27】

$$I_{c4} = I_{c1} + I_{c2}$$

【0066】ここで、トランジスタ $Q_1$ のエミッタ電流  $I_{El}$ は次式で示される。

0 [0067]

【数28】

$$I_{B1} = \frac{V_1 - V_{BE1}}{R_1}$$

[0068]

V <sub>1</sub> ; 電圧源 V <sub>1</sub>の電圧値

R1;抵抗R1の抵抗値

 $V_{BE1}$ : トランジスタ $Q_1$ のベース・エミッタ間の電圧また、トランジスタ $Q_2$ のエミッタ電流  $I_{E2}$ は次式で示30 される。

[0069]

【数29】

$$I_{E2} = \frac{V_1 - V_{BE2}}{R_2}$$

[0070]

R2:抵抗R2の抵抗値

 $V_{BE2}$ : トランジスタ $Q_2$ のベース・エミッタ間の電圧 ここで、トランジスタ $Q_1$ と $Q_2$ の特性が等しいとすると 40 以下が言える。

[0071]

【数30】

$$V_{BE1} = V_{BE2} = V_{BE(b)}$$

【 0 0 7 2 】 V<sub>BE(b)</sub> ; トランジスタQ<sub>1</sub>とQ<sub>2</sub>のベース ・エミッタ間の電圧

(数30)を(数28)と(数29)に代入すると以下になる。

[0073]

【数31】

50

$$I_{E1} = \frac{V_1 - V_{BE(b)}}{R}$$

[0074]

【数32】

$$I_{B2} = \frac{V_1 - V_{BE(b)}}{R_2}$$

【0075】ここで、抵抗R,とR,の相対バラツキが発 生して、次式が成り立ったとする。

[0076]

【数33】

$$R_2 = K \cdot R_1$$

【0077】K;正の定数

(数33)を(数32)へ代入すると以下になる。

[0078]

【数34】

$$I_{c_3} = \frac{1}{2} (I_{\epsilon_1} + I_{\epsilon_2}) = \frac{1}{2} \cdot \frac{1}{R_1} (V_1 - V_{BE(b)}) (1 + \frac{1}{K})$$

[0084]

$$I_{c4} = \frac{1}{2} (I_{E1} + I_{E2}) = \frac{1}{2} \cdot \frac{1}{R_1} (V_1 - V_{BE(b)}) (1 + \frac{1}{K})$$

【0085】ここで、抵抗 $R_4$ と $R_5$ に以下が成り立つと

[0086]

【数39】

$$R_4 = R_5 = R$$

[0087]

$$V_{01} = V_{cc} - R \cdot I_{c3} = V_{cc} - \frac{1}{2} \cdot \frac{R}{R_1} (V_1 - V_{BE(b)}) (1 + \frac{1}{K})$$

【 0 0 8 9 】また、出力端子 2 の電圧 V<sub>02</sub>は次式で示さ れる。

$$V_{02} = V_{cc} - R \cdot I_{c4} = V_{cc} - \frac{1}{2} \cdot \frac{R}{R_1} (V_1 - V_{BE(b)}) (1 + \frac{1}{K})$$

【0091】従って、出力のオフセット電圧をΔVとす ると次式で示される。

[0092]

【数42】

$$\Delta V = V_{01} - V_{02} = 0$$

【0093】従って、本発明により、半導体集積回路装 置で発生していたオフセット電圧を減少させることがで きる。

[0094]

【発明の効果】本発明の半導体集積回路装置によれば、 オフセット電圧を減少できる。この結果、半導体集積回 路装置の精度が向上する。

【図面の簡単な説明】

【図1】本発明の半導体集積回路装置の一実施例の回路

$$I_{E2} = \frac{V_1 - V_{BE(b)}}{K \cdot R_1}$$

【0079】また、トランジスタ $Q_1$ と $Q_2$ のエミッタ電 流とコレクタ電流には以下が成り立つ。

[0080]

【数35】

$$I_{c_1} = \frac{1}{2} I_{\epsilon_1}$$

[0081] 10

【数36】

$$I_{c2} = \frac{1}{2} I_{E2}$$

【0082】従って、トランジスタQ、とQ」のコレクタ を流れる電流は、次式で示される。

[0083].

【数37】

R4;抵抗R4の抵抗値

R<sub>5</sub>;抵抗R<sub>5</sub>の抵抗値

R;抵抗值

以上より出力端子1の電圧V。。は次式で示される。

【数40】

【図2】本発明の一実施例の平面図

【図3】本発明の一実施例の要部断面図

【図4】従来の半導体集積回路装置の一例の回路図

【図5】従来例の平面図

40 【符号の説明】

1 入力端子

2 出力端子

3 出力端子

4 電源端子

5 增幅回路

6 電流源回路

Q<sub>1</sub>, Q<sub>2</sub>, Q<sub>3</sub>, Q<sub>4</sub> トランジスタ

R<sub>1</sub>, R<sub>2</sub>, R<sub>3</sub>, R<sub>4</sub>, R<sub>5</sub> 抵抗

7~18 電極配線1

19 電極配線 2 50

20 P型半導体基板


2 1 n \*埋込層

22 a, b, c P+分離層

23 a, b, c, d n型エピタキシャル層

24a,b, n+層

#### [図1]



### [図3]

20 p型半導体基板

21 n 埋込屬

220.b p<sup>+</sup>分離層

230,45,6 n型エピタキシャル層


24a,b n+層

25 p型ベース領域

250 n型コレクタ領域

266 n型工:沙領域

2h,b,c,d 保護膜




25 P型ベース領域

26a n型コレクタ領域


26b n型エミッタ領域

27a, b, c, d 保護膜

#### [図2]







## . [図5]

